

ELECTRONICS GUIDE | جزوهٔ آموزشی مهندسی الکترونیک

چندگذرندهٔ درخواست DMA
و حالت بافر دوگانه
در میکروکنترلر CH32H417/H416/H415

از مفاهیم پایهٔ DMA و جدول مقایسهٔ کامل با نسل پیشین، تا چندگذرندهٔ درخواست DMAMUX با جدول تخصیص ۱۲۳ ورودی، حالت بافر دوگانه، DMA اختصاصی جانبی‌ها و تحلیل کارایی: تخصیص SRAM، نرخ انتقال و اولویت داوری DMA/CPU

در این جزوه، ترجمهٔ فارسی سند رسمی AN08000 (نسخهٔ ۱٫۰، منتشرهٔ شرکت WCH) را می‌خوانید: میکروکنترلرهای دو-هسته‌ای سری CH32H417/H416/H415 بر پایهٔ هسته‌های RISC-V5F و RISC-V3F، نسبت به نسل پیشین در بخش DMA به چندگذرندهٔ درخواست و حالت بافر دوگانه مجهز شده‌اند. مقایسهٔ کارکردی DMA با CH32V30X، جدول کامل تخصیص منابع ورودی DMAMUX، سازوکار بافر دوگانه و رجیسترهای آن، DMA اختصاصی جانبی‌های پرسرعت به‌همراه الزامات ترازی بافر، و تحلیل کارایی شامل تخصیص SRAM میان ITCM/DTCM و ناحیهٔ اشتراکی، نرخ انتقال و قواعد داوری DMA/CPU گام‌به‌گام مرور می‌شود.

میکروکنترلر CH32H417/H416/H415 · هستهٔ دوگانهٔ RISC-V · چندگذرندهٔ درخواست DMAMUX · حالت بافر دوگانهٔ DMA · DMA اختصاصی جانبی‌ها · تخصیص SRAM و TCM · داوری DMA/CPU · واژه‌نامهٔ فنی

ترجمهٔ فارسی AN08000 V1.0 · نسخهٔ ۱٫۰ — آبان ۱۴۰۵

فهرست مطالب — برای پرش به بخش موردنظر، روی ردیف آن کلیک کنید؛ شمارهٔ صفحه‌ها بر اساس صفحات فیزیکی PDF است.

فهرست مطالب

۱ توضیحات و دامنهٔ کاربرد ۳

۲ بخش ۱ | کارکردهای DMA در CH32H417 ..... ۳

1.1 مفاهیم پایهٔ DMA ۳

1.2 مقایسهٔ DMA در CH32 ..... ۴

1.3 چندگذرندهٔ درخواست DMA ۵

1.4 حالت بافر دوگانهٔ DMA ۸

1.5 DMA اختصاصی جانبی‌ها ۹

۳ بخش ۲ | کارایی DMA در CH32H417 ..... ۱۱

2.1 تخصیص SRAM در CH32H417 ..... ۱۱

2.2 نرخ انتقال DMA ۱۱

2.3 اولویت داوری DMA/CPU ۱۲

۴ تاریخچهٔ نسخه‌ها و بیانیه ۱۴

۵ واژگان کلیدی (واژه‌نامهٔ فنی) ۱۴

فهرست شکل‌ها، جدول‌ها و کدها

شکل ۱-۱ پیکربندی نمونهٔ تحریک DMA1_Channel1 با TIM1_UP ۷

شکل ۱-۲ رجیستر DMAy_CFGRx[16] ۸

شکل ۱-۳ پیکربندی نمونهٔ DoubleBuffer_DMA ۹

شکل ۱-۴ تعریف آدرس بافر SDMMC ۱۰

شکل ۲-۱ نمودار سیستم CH32H417 ..... ۱۲

شکل ۲-۲ اولویت دسترسی به حافظهٔ DTCM ۱۳

جدول ۱-۱ مقایسهٔ کارکرد DMA ۴

جدول ۱-۲ جدول تخصیص منابع ورودی DMAMUX ۵

جدول ۱-۳ رجیسترهای آدرس مبدأ و مقصد در حالت بافر دوگانه ۸

جدول ۱-۴ جدول مقایسهٔ کارکرد DMA اختصاصی ۱۰

چکیده — سری CH32H417/H416/H415 میکروکنترلر دو-هسته‌ای شرکت WCH بر پایهٔ هسته‌های Qingke RISC-V5F و RISC-V3F است و نسبت به محصولات پیشین، در بخش DMA دو قابلیت تازهٔ چندگذرندهٔ درخواست و بافر دوگانه را دارد. این سند کمک می‌کند ویژگی‌های DMA این خانواده را بشناسید: مقایسهٔ کارکردی با سری CH32V30X، چندگذرندهٔ درخواست DMAMUX و جدول تخصیص ۱۲۳ ورودی آن، حالت بافر دوگانه و رجیسترهای مبدأ/مقصد، DMA اختصاصی جانبی‌ها و الزامات ترازی بافر، و تحلیل کارایی شامل تخصیص 896KB حافظهٔ داخلی، نرخ انتقال DMA و اولویت داوری دسترسی DMA و هسته به SRAM را پوشش می‌دهد.

مقدمه

توضیحات و دامنهٔ کاربرد

سری میکروکنترلرهای CH32H417/H416/H415 محصول دو-هسته‌ای شرکت WCH (沁恒) بر پایهٔ هسته‌های Qingke RISC-V5F و RISC-V3F است. این سری نسبت به محصولات پیشین شرکت، در بخش DMA به چندگذرندهٔ درخواست (Request Multiplexer) و حالت بافر دوگانه مجهز شده است. سند کاربردی پیش‌رِو ویژگی‌های DMA میکروکنترلرهای CH32H417/H416/H415 را معرفی می‌کند و اولویت داوری دسترسی CPU و DMA به SRAM و نیز نرخ انتقال DMA را تحلیل می‌کند.

جدول ۱ دامنهٔ کاربرد سند اصلی AN08000


دامنهٔ کاربرد	سری
میکروکنترلرهای همگانی‌منظوره	CH32H417/H416/H415

بخش ۱

کارکردهای DMA در CH32H417

◆ ۱.۱ مفاهیم پایهٔ DMA


DMA (Direct Memory Access؛ دسترسی مستقیم به حافظه) می‌تواند انتقال داده را به‌طور مستقیم میان جانبی و حافظه یا میان حافظه و حافظه انجام دهد.



نمودار انتقال داده با DMA میان جانبی و RAM (راست) و میان RAM و RAM (چپ)

در فرایند انتقال داده با DMA نیازی به مداخلهٔ CPU نیست و منابع CPU آزاد می‌ماند. برخلاف شیوهٔ سنتی انتقال داده که CPU باید در تمام مراحل حضور داشته باشد، کارایی انتقال داده در سیستم و عملکرد تراشه بالا می‌رود. از آن‌جا که در انتقال داده با DMA مشارکت CPU لازم نیست، DMA حتی هنگامی‌که MCU وارد حالت Sleep شده است نیز می‌تواند به انتقال داده ادامه دهد.

بهره‌گیری انعطاف‌پذیر از DMA در حالت Sleep — به‌گونه‌ای که هسته در زمان دریافت و ارسال داده توسط جانبی‌ها در وضعیت توقف بماند — می‌تواند مصرف توان MCU را به‌طور مؤثر کاهش دهد.



نمودار جریان نمونهٔ انتقال داده با DMA هنگام خواب هسته و بیدارسازی با وقفه

◆ ۱.۲ مقایسهٔ DMA در CH32

CH32H417 محصول دو-هسته‌ای تازهٔ شرکت WCH است و در کارکردهای DMA نسبت به سری‌های پیشین تفاوت‌هایی دارد.

جدول ۱-۱ مقایسهٔ کارکرد DMA

MCU	CH32H41X MCU	CH32V30X MCU
تعداد کانال‌های DMA	DMA1/DMA2 (16 channels)	DMA1/DMA2 (18 channels)
تعداد انتقال داده	0-65535	0-65535
اولویت داوری	بسیار بالا/بالا/متوسط/پایین	بسیار بالا/بالا/متوسط/پایین
حالت انتقال حلقوی	پشتیبانی می‌شود	پشتیبانی می‌شود
چندگذرندهٔ درخواست DMA	پشتیبانی می‌شود	پشتیبانی نمی‌شود
حالت بافر دوگانه	پشتیبانی می‌شود	پشتیبانی نمی‌شود
پهنای انتقال داده	8/16/32/256	8/16/32

میکروکنترلرهای سری CH32H417 نسبت به CH32V30X پهنای انتقال 256bit و چندگذرندهٔ درخواست را افزوده‌اند و از حالت دور دوگانه پشتیبانی می‌کنند. هنگامی‌که در پیکربندی DMA پهنای انتقال متفاوتی انتخاب شود، آدرس انتقال نیز باید بر اساس آن تراز شود؛ برای مثال اگر DMA پهنای انتقال 256bit را انتخاب کند، آدرس انتقال باید 32 بایت تراز باشد.

◆ ۱.۳ چندگذرندهٔ درخواست DMA

در محصولات پیش از سری CH32H417/H416/H415 هر کانال DMA مستقیماً به یک درخواست DMA اختصاصی وصل بود؛ درخواست جانبی تنها می‌توانست همان کانال متناظر را تحریک کند و این امر تا حدی استفاده از DMA را محدود می‌کرد. چندگذرندهٔ درخواست DMAMUX امکان بازپیکربندی خطوط درخواست میان جانبی‌های تراشه و کنترل‌گر DMA را فراهم می‌کند؛ با چندگذرندهٔ درخواست، درخواست جانبی می‌تواند از هر کانال DMA استفاده کند.

DMA در CH32H417 16 کانال فراهم می‌کند؛ کانال‌های 1 تا 8 در DMAMUX به کانال‌های 1 تا 8 در DMA1 و کانال‌های 9 تا 16 در DMAMUX به کانال‌های 1 تا 8 در DMA2 وصل‌اند.

در کاربردهایی که جانبی، انتقال DMA را تحریک می‌کند، CH32H417 نسبت به CH32V30X نیازمند آن است که درخواست جانبی مطابق جدول تخصیص منابع ورودی DMAMUX تخصیص داده شود.

جدول ۱-۲ جدول تخصیص منابع ورودی DMAMUX

ورودی درخواست DMA	جانبی	ورودی درخواست DMA	جانبی	ورودی درخواست DMA	جانبی
1	TIM1_CH1	42	TIM9_CH4	83	I3C_TX
2	TIM1_CH2	43	TIM9_UP	84	I3C_RX
3	TIM1_CH3	44	TIM9_TRIG	85	USART1_TX
4	TIM1_CH4	45	TIM10_CH1	86	USART1_RX
5	TIM1_UP	46	TIM10_CH2	87	USART2_TX
6	TIM1_COM	47	TIM10_CH3	88	USART2_RX
7	TIM1_TRIG	48	TIM10_CH4	89	USART3_TX
8	TIM2_CH1	49	TIM10_UP	90	USART3_RX
9	TIM2_CH2	50	TIM10_TRIG	91	USART4_TX
10	TIM2_CH3	51	TIM11_CH1	92	USART4_RX
11	TIM2_CH4	52	TIM11_CH2	93	USART5_TX
12	TIM2_UP	53	TIM11_CH3	94	USART5_RX
13	TIM2_TRIG	54	TIM11_CH4	95	USART6_TX

ورودی درخواست DMA	جانبی	ورودی درخواست DMA	جانبی	ورودی درخواست DMA	جانبی
14	TIM3_CH1	55	TIM11_UP	96	USART6_RX
15	TIM3_CH2	56	TIM11_TRIG	97	USART7_TX
16	TIM3_CH3	57	TIM12_CH1	98	USART7_RX
17	TIM3_CH4	58	TIM12_CH2	99	USART8_TX
18	TIM3_UP	59	TIM12_CH3	100	USART8_RX
19	TIM3_TRIG	60	TIM12_CH4	101	SWPMI_TX
20	TIM4_CH1	61	TIM12_UP	102	SWPMI_RX
21	TIM4_CH2	62	TIM12_TRIG	103	DAC1
22	TIM4_CH3	63	SPI1_TX	104	DAC2
23	TIM4_CH4	64	SPI1_RX	105	رزرو
24	TIM4_UP	65	SPI2_TX	106	رزرو
25	TIM4_TRIG	66	SPI2_RX	107	DFSDM_DMA0
26	TIM5_CH1	67	SPI3_TX	108	DFSDM_DMA1
27	TIM5_CH2	68	SPI3_RX	109	رزرو
28	TIM5_CH3	69	SPI4_TX	110	رزرو
29	TIM5_CH4	70	SPI4_RX	111	SDIO
30	TIM5_UP	71	QSPI1_DMA	112	SAI_A_TX
31	TIM5_TRIG	72	QSPI2_DMA	113	SAI_A_RX
32	TIM8_CH1	73	I2C1_TX	114	SAI_B_TX
33	TIM8_CH2	74	I2C1_RX	115	SAI_B_RX
34	TIM8_CH3	75	I2C2_TX	116	رزرو
35	TIM8_CH4	76	I2C2_RX	117	رزرو
36	TIM8_UP	77	I2C3_TX	118	رزرو
37	TIM8_COM	78	I2C3_RX	119	رزرو
38	TIM8_TRIG	79	I2C4_TX	120	ADC1

ورودی درخواست DMA	جانبی	ورودی درخواست DMA	جانبی	ورودی درخواست DMA	جانبی
39	TIM9_CH1	80	I2C4_RX	121	ADC2
40	TIM9_CH2	81	I3C_RS	122	TIM6_UP
41	TIM9_CH3	82	I3C_TC	123	TIM7_UP

در نمونهٔ این سند، رویداد به‌روزرسانی TIM1 انتقال DMA را تحریک می‌کند. پس از پیکربندی DMA باید رجیسترهای مربوط به DMAMUX تنظیم شوند تا رویداد به‌روزرسانی TIM1 به DMA1_Channel1 تخصیص یابد. طبق جدول تخصیص منابع ورودی DMAMUX، شمارهٔ ورودی درخواست DMA برای رویداد TIM1_UP برابر 5 است؛ کافی است DMAMUX1_4_CFGR[0:6] پیکربندی شود یا مستقیماً تابع DMA_MuxChannelConfig() فراخوانی گردد.

```
void TIM1_DMA_Init(DMA_Channel_TypeDef *DMA_CHx, u32 ppadr, u32 memadr, u16 bufsize)
{
    DMA_InitTypeDef DMA_InitStructure = {0};

    RCC_HBPeriphClockCmd(RCC_HBPeriph_DMA1, ENABLE);
    RCC_HB2PeriphClockCmd(RCC_HB2Periph_AFIO, ENABLE);

    NVIC_SetPriority(DMA1_Channel1_IRQn,0);
    NVIC_EnableIRQ(DMA1_Channel1_IRQn);

    DMA_DeInit(DMA_CHx);
    DMA_InitStructure.DMA_PeripheralBaseAddr = ppadr;
    DMA_InitStructure.DMA_Memory0BaseAddr = memadr;
    DMA_InitStructure.DMA_DIR = DMA_DIR_PeripheralDST;
    DMA_InitStructure.DMA_BufferSize = bufsize;
    DMA_InitStructure.DMA_PeripheralInc = DMA_PeripheralInc_Disable;
    DMA_InitStructure.DMA_MemoryInc = DMA_MemoryInc_Enable;
    DMA_InitStructure.DMA_PeripheralDataSize = DMA_PeripheralDataSize_HalfWord;
    DMA_InitStructure.DMA_MemoryDataSize = DMA_MemoryDataSize_HalfWord;
    DMA_InitStructure.DMA_Mode = DMA_Mode_Circular;
    DMA_InitStructure.DMA_Priority = DMA_Priority_VeryHigh;
    DMA_InitStructure.DMA_M2M = DMA_M2M_Disable;

    DMA_Init(DMA_CHx, &DMA_InitStructure);
    DMA_Cmd(DMA_CHx, ENABLE);

}

void Hardware(void)
{
    printf("TIM_DMA\r\n");
    TIM1_PWMOut_Init(100 - 1, 10000 - 1, 60);
    TIM1_DMA_Init(DMA1_Channel1, (u32)TIM1_CH2CVR_ADDRESS, (u32)pbuf, 3);
    DMA_MuxChannelConfig(DMA_MuxChannel1,5);  DMAMUX配置
    TIM_Cmd(TIM1, ENABLE);
    TIM_CtrlPWMOutputs(TIM1, ENABLE);
    while(1)
    {
    }
}
```

شکل ۱-۱ پیکربندی نمونهٔ تحریک DMA1_Channel1 با TIM1_UP

◆ ۱.۴ حالت بافر دوگانهٔ DMA

در DMA تراشهٔ CH32H417 برای همهٔ کانال‌ها قابلیت تازهٔ بافر دوگانه اضافه شده است. با یک‌کردن بیت DOUBLE_MODE در رجیستر DMA_CFGRx حالت بافر دوگانه فعال می‌شود؛ در این حالت به‌طور خودکار حالت حلقوی وارد می‌شود و پس از اتمام هر دور، آدرس حافظه به‌صورت خودکار جابه‌جا می‌شود (جابه‌جایی متناوب میان DMA_MADDRx و DMA_M1ADDRx).

در پایان هر دور، کنترل‌گر DMA هدف حافظه‌ای خود را با هدف حافظه‌ای دیگری عوض می‌کند؛ بدین ترتیب هم‌زمان با پردازش یک ناحیهٔ حافظه توسط نرم‌افزار، انتقال DMA می‌تواند ناحیهٔ حافظهٔ دوم را پر کند یا از آن استفاده کند. کانال بافر دوگانه را می‌توان در هر دو جهت به کار برد؛ طبق جدول زیر:

جدول ۱-۳ رجیسترهای آدرس مبدأ و مقصد در حالت بافر دوگانه

DMA_CFGRx.DIR	جهت	آدرس مبدأ	آدرس مقصد
0	خواندن از جانبی	DMA_PADDRx	DMA_MADDRx/DMA_M1ADDRx
1	خواندن از حافظه	DMA_MADDRx/DMA_M1ADDRx	DMA_PADDRx

حالت بافر دوگانه عمدتاً برای انتقال داده میان جانبی و حافظه به کار می‌رود و به‌کارگیری آن در حالت حافظه‌به‌حافظه ممنوع است. در حالت بافر دوگانه دو آدرس حافظه وجود دارد (DMA_MADDRx و DMA_M1ADDRx) و می‌توان با پیکربندی DMAy_CFGRx[16] تعیین کرد که انتقال از کدام آدرس حافظه آغاز شود (پیش‌فرض DMA_MADDRx است). پس از فعال‌شدن کانال، این بیت عملاً نقش پرچم وضعیت را دارد و نشان می‌دهد آدرس حافظهٔ جاری کدام است.

16	FLAG_CUR_MEM	RW	存储器地址选择设置，双缓冲模式时硬件会自动切换： 1：M1ADDR（使用 DMA_M1ADDRx 指针寻址）； 0：MADDR（使用 DMA_MADDRx 指针寻址）。 *注：该位仅在双缓冲模式下使用，在通道使能后，此位相当于一个状态标志，用于指示作为当前目标的存储区。*	0

شکل ۱-۲ رجیستر DMAy_CFGRx[16]

نمونهٔ DoubleBuffer_DMA داده‌های pbuf[3] و pbuf1[3] را از طریق DMA1_Channel1 به TIM1_CH2CVR منتقل می‌کند تا ضریب اشغال خروجی تایمر تغییر کند.

```c
void TIM1_DMA_Init(DMA_Channel_TypeDef *DMA_CHx, u32 ppadr, u32 memadr,u32 mem1adr, u16 bufsize)
{
    DMA_InitTypeDef DMA_InitStructure = {0};

    RCC_HBPeriphClockCmd(RCC_HBPeriph_DMA1, ENABLE);
    RCC_HB2PeriphClockCmd(RCC_HB2Periph_AFIO, ENABLE);

    NVIC_SetPriority(DMA1_Channel1_IRQn,0);
    NVIC_EnableIRQ(DMA1_Channel1_IRQn);

    DMA_DeInit(DMA_CHx);
    DMA_InitStructure.DMA_PeripheralBaseAddr = ppadr;
    DMA_InitStructure.DMA_Memory0BaseAddr = memadr;      // pbuf 地址
    DMA_InitStructure.DMA_Memory1BaseAddr = mem1adr;     // pbuf1地址
    DMA_InitStructure.DMA_DoubleBuffer_StartMemory = DMA_DoubleBufferMode_Memory_1;  // 双缓冲模式，从Memory1地址开始传输数据
    DMA_InitStructure.DMA_BufferMode = DMA_DoubleBufferMode;  // 选择双缓冲模式
    DMA_InitStructure.DMA_DIR = DMA_DIR_PeripheralDST;
    DMA_InitStructure.DMA_BufferSize = bufsize;
    DMA_InitStructure.DMA_PeripheralInc = DMA_PeripheralInc_Disable;
    DMA_InitStructure.DMA_MemoryInc = DMA_MemoryInc_Enable;
    DMA_InitStructure.DMA_PeripheralDataSize = DMA_PeripheralDataSize_HalfWord;
    DMA_InitStructure.DMA_MemoryDataSize = DMA_MemoryDataSize_HalfWord;
    DMA_InitStructure.DMA_Mode = DMA_Mode_Circular;
    DMA_InitStructure.DMA_Priority = DMA_Priority_VeryHigh;
    DMA_InitStructure.DMA_M2M = DMA_M2M_Disable;

    DMA_Init(DMA_CHx, &DMA_InitStructure);
    DMA_Cmd(DMA_CHx, ENABLE);
}
```

شکل ۱-۳ پیکربندی نمونهٔ DoubleBuffer_DMA

◆ ۱.۵ DMA اختصاصی جانبی‌ها

جانبی‌هایی مانند HSADC، SDMMC و USB دارای DMA اختصاصی خود هستند. DMA مورد بحث در بخش‌های پیشین، DMA عمومی است. تفاوت بنیادین DMA اختصاصی و DMA عمومی در هدف طراحی، مالکیت و شیوهٔ کنترل است.

- DMA اختصاصی: مستقیماً درون جانبی مشخصی (مانند ETH، USB، SDMMC، DVP) ادغام شده و DMA مخصوص همان جانبی است؛ جانبی نیازی به داوری ندارد و خود، کنترل انتقال داده را در دست می‌گیرد.
- DMA عمومی: جانبی درخواست می‌دهد و DMA انتقال داده را انجام می‌دهد. وقتی چند درخواست به‌طور هم‌زمان به یک کانال DMA وارد شود، کانال DMA باید داوری کند.

جدول ۱-۴ جدول مقایسهٔ کارکرد DMA اختصاصی

ویژگی	DMA اختصاصی	DMA عمومی
محل ادغام	درون کنترل‌گر جانبی ادغام شده است	ماژول مستقل
مالکیت	انحصارِ جانبی	مشترک سیستمی
هدف طراحی	بهینه‌سازی جانبیِ پرسرعت مشخص	فراهم‌کردن کارکرد DMA برای چندین جانبی
شیوهٔ کار	جانبی خودش کنترل انتقال داده را در دست می‌گیرد	جانبی درخواست می‌دهد و DMA انتقال داده را انجام می‌دهد
نیاز به داوری	بدون داوری	نیازمند داوری (رقابت چند جانبی)
کارایی	تأخیر کم	تأخیر بیشتر (داوری و اشتراک کانال)
بار CPU	بسیار کم (فقط مقداردهی اولیه و پایان کار)	کمتر (اما پیکربندی رجیسترهای کنترل DMA لازم است)

در DMA اختصاصی نیز هنگام استفاده باید تراز بودن داده‌ها رعایت شود.

- آدرس بافر DMA اختصاصی USBHS در CH32H417 باید 4 بایت تراز باشد.
- در DMA اختصاصی ETH در CH32H417، صف توصیف‌گرهای (Descriptor) ارسال و دریافت و نیز بافرها همگی باید آدرس شروع 32 بایت تراز داشته باشند.
- آدرس بافر DMA اختصاصی DVP در CH32H417 باید 32 بایت تراز باشد.
- آدرس بافر DMA اختصاصی USBPD در CH32H417 باید 4 بایت تراز باشد.
- آدرس بافر DMA اختصاصی SerDes در CH32H417 در حالت دریافت باید 16 بایت تراز باشد؛ در حالت ارسال نیازی به ترازی 16 بایتی نیست.
- آدرس بافر DMA اختصاصی HSADC در CH32H417 باید 32 بایت تراز باشد.
- آدرس بافر DMA اختصاصی SDMMC در CH32H417 باید 16 بایت تراز باشد.

```
21    __attribute__((aligned(16))) u8 buf[512];
22    __attribute__((aligned(16))) u8 Readbuf[512];   定义SDMMC缓存区
```

شکل ۱-۴ تعریف آدرس بافر SDMMC (تعریف بافر SDMMC با ترازی 16 بایتی)

بخش ۲

کارایی DMA در CH32H417

◆ ۲.۱ تخصیص SRAM در CH32H417

تراشهٔ CH32H417 در مجموع 896KB SRAM داخلی دارد. این حافظه به ۳ بلوک تقسیم می‌شود: ناحیهٔ کد ITCM با ظرفیت 128KB، ناحیهٔ داده DTCM با ظرفیت 256KB و 512KB باقیمانده به‌عنوان ناحیهٔ اشتراکی کد و داده.

ITCM و DTCM روی گذرگاه TCM قرار دارند و سرعت گذرگاه TCM با سرعت RISC-V5 برابر است.

ناحیهٔ اشتراکی کد و داده روی گذرگاه HB سوار است و سرعت گذرگاه HB با سرعت RISC-V3 برابر است.

ناحیهٔ اشتراکی 512KB را می‌توان به‌عنوان ناحیهٔ کد و دادهٔ بدون انتظار (Zero-Wait) برای RISC-V3F پیکربندی کرد؛ پیشنهاد می‌شود بسته به نیاز، به‌صورت واحدهای 128KB به‌طور انعطاف‌پذیر تخصیص یابد.

مجموع 128KB ناحیهٔ ITCM و 256KB ناحیهٔ DTCM (در کل 384KB) همگی را می‌توان به‌عنوان ناحیهٔ کد RISC-V5F پیکربندی کرد؛ البته وقتی DTCM به‌عنوان ناحیهٔ کد استفاده شود، هنگام انجام پرش یک دور انتظار ساعت اضافه می‌شود.

RISC-V3F می‌تواند با 2 دور انتظار روی ساعت HCLK به ITCM یا DTCM دسترسی یابد.


RISC-V5F و RISC-V3F می‌توانند با صفر دور انتظار روی ساعت HCLK به ناحیهٔ اشتراکی 512KB دسترسی داشته باشند.

در نمونه‌برنامه‌های رسمی WCH، ناحیه‌های ITCM و DTCM به RISC-V5 و بخشی از ناحیهٔ اشتراکی 512KB به RISC-V3 تخصیص یافته است.

متغیرهای به‌کاررفته در نمونه‌برنامهٔ RISC-V5 در ناحیهٔ DTCM و متغیرهای به‌کاررفته در نمونه‌برنامهٔ RISC-V3 در ناحیهٔ دادهٔ اشتراکی ذخیره می‌شوند.

◆ ۲.۲ نرخ انتقال DMA

در ارزیابی کارایی DMA باید چند عامل را در نظر گرفت که سرعت انتقال دادهٔ DMA یکی از شاخص‌های کلیدی است. سرعت انتقال DMA مستقیماً به محل مبدأ و مقصد دسترسی DMA روی گذرگاه محدود می‌شود. انتقال DMA از SRAM به SRAM به این دلیل بسیار سریع است که هر دو روی گذرگاه پرسرعت HB سوارند. اغلب جانبی‌های CH32H417 نیز مستقیماً روی گذرگاه HB سوارند؛ بنابراین سرعت انتقال داده با DMA میان SRAM و جانبی‌ها با سرعت انتقال میان SRAM و SRAM یکسان است. در تراشه‌های سری CH32V30X، SRAM روی گذرگاه HB و جانبی‌ها روی گذرگاه‌های PB1/PB2 سوارند؛ انتقال DMA میان جانبی و SRAM باید از مسیر پل PB-HB و گذرگاه HB بگذرد و طولانی‌بودن این مسیر، سرعت انتقال DMA را محدود می‌کند. DTCM در CH32H417 روی گذرگاه TCM سوار است؛ متغیرهای نمونه‌برنامهٔ CH32H417 در DTCM نگه داشته می‌شوند و DMA روی گذرگاه HB سوار است.



شکل ۲-۱ نمودار سیستم CH32H417

وقتی RISC-V5 در CH32H417 از طریق DMA به DTCM انتقال داده انجام می‌دهد، DMA در فرایند خواندن/نوشتن DTCM نسبت به انتقال دادهٔ SRAM یک دور انتظار HB اضافه می‌کشد.

◆ ۲.۳ اولویت داوری DMA/CPU

وقتی DMA و هسته هم‌زمان به یک بلوک SRAM دسترسی داشته باشند، داوری انجام می‌شود تا اولویت دسترسی مشخص شود.

DTCM در CH32H417 به دو بلوک 128K تقسیم شده است؛ وقتی DMA و RISC-V5 و RISC-V3 هم‌زمان روی یک بلوک 128K از DTCM کار می‌کنند، بر اساس تنظیم اولویت MEMARY_CFGR[18:19] داوری دسترسی به DTCM انجام می‌شود.

[19:18]	dtcm_rr_mode[1:0]	MRW	DTCM 存储器访问优先级模式： 00：固定优先级，其他请求（DMA，C0_lsu，C0_ifu）高于 C1 请求； 01：固定优先级，C1 请求高于其他请求（DMA，C0_lsu，C0_ifu）； 10：轮询优先级，一通道最多连续获得一段时间的操作优先权，超时后切换到另一通道，当获得优先权的通道无操作请求而令一通道有请求时优先权切换到另一通道并重新计时，优先时长配置见 TCM_RRDUTY_CFGR 寄存器。 11：强制轮询优先级，一通道强制获得一段时间的操作优先权，超时后切换到另一通道，优先时长配置见 TCM_RRDUTY_CFGR 寄存器。	0x3

شکل ۲-۲ اولویت دسترسی به حافظهٔ DTCM

RAM اشتراکی CH32H417 به چهار بلوک 128K تقسیم شده است. وقتی DMA و RISC-V5 و RISC-V3 هم‌زمان روی یک بلوک 128K از SRAM کار می‌کنند، دسترسی به SRAM از طریق داوری گذرگاه انجام می‌شود. قواعد داوری دسترسی به SRAM ثابت است و قابل پیکربندی یا تغییر نیست.

قاعدهٔ داوری:

```
DMA1 > DMA2 > RISC_V3 > RISC_V5
```

دستگاه اصلی برندهٔ داوری (مثلاً DMA) می‌تواند به SRAM دسترسی یابد و دستگاه‌های دیگر (مثلاً RISC-V3) موقتاً معلق می‌شوند و منتظر پایان دسترسی DMA می‌مانند؛ پس از آن‌که دسترسی DMA به SRAM تمام شد، دستگاه‌های معلق دوباره به کار روی SRAM ادامه می‌دهند. تعلیق هسته تنها به معنی درج دورهای انتظار است و اجرای دستورها را کمی کند می‌کند؛ استثنا یا خطایی رخ نمی‌دهد و کل این فرایند به‌طور خودکار توسط سخت‌افزار انجام می‌شود.

توجه: کاربر باید از عملکرد هم‌زمان روی یک بلوک SRAM پرهیز کند؛ برای مثال وقتی هسته در حال جمع‌زدن آرایه‌ای در SRAM است و DMA محتوای همان SRAM را تغییر می‌دهد، داده‌های نهایی جمع‌زدنی هسته دچار خطا می‌شود.

راه‌حل‌ها:

- از قابلیت بافر دوگانه استفاده کنید تا هسته و DMA روی یک بافر واحد کار نکنند.
- مطمئن شوید ناحیه‌های حافظه هم‌پوشانی ندارند؛ برای DMA و هسته ناحیه‌های کاملاً مستقل اختصاص دهید تا تعارض از ریشه از بین برود.

بستن کارکرد DMA هنگام استفاده هسته از SRAM و روشن‌کردن دوبارهٔ آن پس از پایان استفاده، تنها برای سناریوهایی با الزامات بی‌درنگی (Real-time) پایین مناسب است.

پیوست

تاریخچهٔ نسخه‌ها و بیانیه

جدول تاریخچه تاریخچهٔ نسخه‌های سند اصلی AN08000

تاریخ	نسخه	شرح تغییرات
2025/11/18	V1.0	انتشار نسخهٔ اول

بیانیه

این راهنما صرفاً جهت مرجع ارائه شده است و نویسندهٔ سند اصلی می‌تواند بدون اطلاع قبلی و در هر زمان، تغییراتی در محتوای آن اعمال کند. ترجمهٔ فارسی این سند توسط تیم معمار الکترونیک صنعت تهیه شده است؛ برای اطمینان از به‌روزترین نسخه به https://wch.cn مراجعه کنید.

پیوست

واژگان کلیدی (واژه‌نامهٔ فنی)

اصطلاحات فنی سخت‌افزار مطابق سند اصلی به‌صورت انگلیسی حفظ شده‌اند. جدول زیر معادل‌ها و شرح کوتاه هر واژه را برای مرجع سریع جمع می‌کند.

جدول واژگان واژگان کلیدی به‌کاررفته در این جزوه

واژه	یعنی چه؟
DMA	دسترسی مستقیم به حافظه؛ انتقال داده بدون دخالت CPU میان جانبی و حافظه یا میان حافظه و حافظه؛ در حالت Sleep نیز می‌تواند به انتقال ادامه دهد
DMAMUX	چندگذرندهٔ درخواست DMA؛ خطوط درخواست میان جانبی‌ها و کنترل‌گر DMA را بازپیکربندی می‌کند؛ کانال‌های ۱ تا ۸ به DMA1 و کانال‌های ۹ تا ۱۶ به DMA2 وصل‌اند
Double buffer / DOUBLE_MODE	حالت بافر دوگانه؛ با یک‌کردن بیت DOUBLE_MODE در DMA_CFGRx فعال می‌شود، خودکار حالت حلقوی می‌گیرد و در پایان هر دور میان دو آدرس حافظه جابه‌جا می‌شود
DMA_MADDRx / DMA_M1ADDRx	دو آدرس حافظهٔ کانال در حالت بافر دوگانه که در پایان هر دور به‌صورت متناوب عوض می‌شوند
DMA_PADDRx	آدرس پایهٔ جانبی (مبدأ یا مقصد ثابت) کانال DMA
DMAy_CFGRx[16] / FLAG_CUR_MEM	بیت انتخاب آدرس حافظهٔ شروع در بافر دوگانه؛ پس از فعال‌شدن کانال نقش پرچم وضعیت را دارد و حافظهٔ هدف جاری را نشان می‌دهد
DMA_MuxChannelConfig()	تابع کتابخانهٔ استاندارد برای تخصیص ورودی درخواست به کانال DMAMUX؛ معادل پیکربندی DMAMUX1_4_CFGR[0:6]

واژه	یعنی چه؟
ITCM / DTCM	حافظه‌های نزدیک به هسته روی گذرگاه TCM با سرعت برابر RISC-V5F؛ ITCM ناحیهٔ کد و DTCM ناحیهٔ داده
HB bus	گذرگاه پرسرعتی که ناحیهٔ اشتراکی 512KB، اغلب جانبی‌ها و DMA روی آن سوارند؛ سرعت آن برابر RISC-V3F است
RISC-V5F / RISC-V3F	دو هستهٔ نرم‌افزاری محصول دو-هسته‌ای CH32H417 بر پایهٔ معماری Qingke RISC-V
MEMARY_CFGR	رجیستر پیکربندی حافظه؛ میدان [19:18] (dtsm_rr_mode) اولویت دسترسی هم‌زمان به DTCM را تعیین می‌کند
HSADC / SDMMC	مبدل آنالوگ‌به‌دیجیتال پرسرعت / رابط کارت حافظه؛ هر دو DMA اختصاصی دارند و بافرشان باید تراز باشد
Sleep mode	حالت خواب سبک؛ هسته متوقف می‌ماند ولی DMA می‌تواند به انتقال داده ادامه دهد و مصرف توان سیستم پایین بیاید
Arbitration	داوری حافظه/گذرگاه؛ وقتی DMA و هسته هم‌زمان به یک بلوک SRAM دسترسی دارند، برندهٔ داوری دسترسی می‌گیرد و بقیه موقتاً منتظر می‌مانند



معمار الکترونیک صنعت

MEMAR ELECTRONIC SANAT (MES)

در مورد مطالب این جزوه و ترجمه، بدیهی است که از نقطه‌نظرات و پیشنهادهای شما عزیزان در این راستا خوشحال می‌شویم. همچنین اشکالات، کم‌وکاستی‌ها و پرسش‌های خود را در این مورد با ما در میان بگذارید تا در نسخه‌های بعدی لحاظ شوند.

با تشکر، حسن معماری

ترجمهٔ فارسی سند AN08000 V1.0 · نسخهٔ ۱٫۰ — تاریخ ساخت: ۱۴۰۵/۰۸/۲۳

راه‌های ارتباط با ما

گیت‌هاب	https://github.com/MEMAR-ELECTRONIC-SANAT
کانال تلگرام	https://t.me/Memar_Electronic
پیج اینستاگرام	https://www.instagram.com/Memar.Electronic
ایمیل	Memari.h@gmail.com